RISC-V核

创建定制化RISC-V核IP
HBM2/2E PHY HBM2/2E PHY Specifications
主要特点

集成的HBM控制器和HBM PHY子系统解决方案，支持HBM2和HBM2E JEDEC规范，适用于广泛的技术和工艺节点。作为2.5D和3D ASIC设计技术的早期倡导者，通过利用业界首个多核2.5D SoC SiP成功经验，SiFive将在HBM 3D堆叠DRAM技术的应用发挥着关键作用。

HBM2 / HBM2E IP Subsystem
HBM2 / HBM2E ASIC SiP（系统封装）
详情

  • Protocol Controller

    符合JEDEC（JESD235B）HBM2 / HBM2E DRAM规范

    支持Pseudo-channel 模式

    支持多栈HBM2 / 2E存储器

    下电自动刷新模式

    低延迟控制器功能

    每通道数据速率 - 高达3.2Gbps /pin

    可配置的独立通道

    内存访问优化以提高带宽效率

    DFI-like控制器/ PHY接口

    支持1:1和2:1 PHY /控制器频率比

    Memory die诊断功能

    JTAG连接，支持IEEE-1500访问，通道修复，训练和环回测试模式

    多种内置测试和诊断功能

  • PHY Layer

    超低延迟

    易于不同工艺移植

    包括I/O，PLL&DLL

    粗/细粒度I/O训练

    低功耗HBM存储器和PHY模式

    符合ESD要求

    环回支持可测试性

    符合JEDEC（JESD235B）HBM2 / HBM2E DRAM规范

    可选支持LLHBM

    工艺节点支持- TSMC16/12nm, TSMC7nm, GF14/12nm, GF22FDx

  • Die-to-Die Interposer I/O

    驱动可编程的CMOS I/O

    2Gbps/1GHz DDR，低负载

    高达5mm的interposer，跟踪长度> 2Gbps的引脚数据速率

    兼容JDEC HBM2规格

    可选差分接收器