引领RISC-V核心技术，赛昉科技荣膺AspenCore“年度技术突破IP公司”奖项
2024.04.08
近日，凭借在RISC-V CPU IP、互联总线IP等高端芯片核心技术的突破性表现，赛昉科技斩获AspenCore “2024中国IC设计成就奖之年度技术突破IP公司”奖项。中国IC设计成就奖设立至今已逾20年，是中国电子业界最重要的技术奖项之一。获此殊荣，是业界对赛昉科技技术实力的莫大肯定。
赛昉科技荣膺“2024中国IC设计成就奖之年度技术突破IP公司”奖项
过去的一年，赛昉科技多次推出具有技术突破性的IP产品，包括RISC-V CPU IP、互联总线IP、多核/众核RISC-V子系统IP平台，填补了业内多项空白，为RISC-V迈入高性能场景打下了坚实的基础。
在RISC-V CPU IP方面，2023年8月，赛昉科技发布两款自主研发的高性能RISC-V处理器内核——昉·天枢-90（Dubhe-90）及昉·天枢-80（Dubhe-80），确立了高性能与高能效双轨迭代的产品路线图。其中Dubhe-90主打极致性能，是Dubhe Max Performance系列旗舰产品，SPECint2006 9.4/GHz，性能比肩ARM Cortex-A76，是国产可交付性能最高的商业级RISC-V CPU IP，客户主要来自于PC、高性能网络通讯、机器学习、数据中心等高端应用领域。Dubhe-80主打高能效比，是Dubhe Efficiency Performance系列首款产品，SPECint2006 8.0/GHz，性能超过ARM Cortex-A75。相较于Dubhe-90，Dubhe-80专为高能效场景而生，在性能差仅为20%的前提下，能效比提升50%，满足移动、桌面、工控、人工智能、汽车等场景的应用需求。
赛昉科技IP产品矩阵
在互联总线方面，2023年11月，赛昉科技重磅发布自主研发的片上一致性互联IP——昉·星链-700（StarLink-700），填补了RISC-V领域超大规模总线技术的空白。StarLink-700是国内首款Mesh架构互联总线IP，具有高可扩展性、高带宽、低时延、低功耗、高可靠性的特点。StarLink-700支持最大144个节点，单节点可连接设备数2-5个，可连接的CPU数量高达256个；支持IO设备Cache一致性，支持Snoop Filter，支持CHI协议，可实现高效的数据交换。StarLink-700能有效突破众核处理器“内存墙”瓶颈，实现各个功能模块之间的高效通信，提升众核处理器整体性能。凭借该突破性技术，赛昉科技此前已斩获CRVA 2023年度“IP先锋奖”。2023年8月，赛昉科技推出了首款自研的支持缓存一致性的互联总线IP——昉·星链-500（StarLink-500），支撑构建多核CPU和SoC，具备高性能、低功耗、高可靠性的优势，并能实现高效的数据交换。
基于自主研发的RISC-V CPU IP及互联总线IP，赛昉科技能构建高性能、高带宽、低延迟的RISC-V多核及众核子系统IP平台。该平台还包括：RISC-V Debug Module调试接口、RISC-V中断控制器（PLIC、CLINT）、功耗管理、安全性、虚拟化、IO一致性（IO Coherency）和内存子系统。基于Dubhe-90和StarLink-700，赛昉科技推出了全球首款RISC-V众核子系统IP平台（众核方案），可广泛应用于服务器、DPU、计算存储、网络通信、AI等领域。基于Dubhe-90、Dubhe-80、StarLink-500，赛昉科技推出全球首款RISC-V大小核子系统IP平台（多核方案），能够根据需求灵活配置大小核数量。该方案可被广泛应用于PC、笔记本电脑、移动设备、瘦客户机、NAS、工控机及各类行业终端的主控芯片设计。
赛昉科技StarLink-700众核子系统IP平台解决方案
未来，赛昉科技将依托自研CPU Core IP、互联总线IP等核心产品和技术，不断推出满足不同应用场景的高性能RISC-V芯片系统解决方案，实现RISC-V在高性能应用场景的全方位覆盖, 为客户创造更多价值。
